next up previous
İleri: Bu döküman hakkında ... Yukarı: pwm Geri: Giriş

Devre Tasarımı

Değişik çalışma oranları bir $\upsilon_s$ doğru geriliminin testere dişi bir dalgayla karşılaştırılması ile elde edilir (Şekil 2).

Şekil 2: Darbe genişlik modülasyonunun elde edilmesi.
\begin{figure} \centerline {\psfig{figure=saw.eps,width=5in}}\vspace{0.2in} \centerline {\psfig{figure=sawwf.eps,width=5in}}\end{figure}

Gerilim karşılaştırma işlemi yaygın olarak kullanılan LM311 entegresi ile kolayca yapilabilir. Karşılaştırma işlemi sonunda çıkış gerilimi Denklem 2 de verildiği gibidir.
\begin{displaymath} V_0=\left\{\begin{array}{ll} +V & \upsilon_{dc} > \upsilon_T \\ 0 & \upsilon_{dc} < \upsilon_T \end{array}\right. \end{displaymath} (2)

LM311 entegresinin bağlantı uçları Şekil 3 de gösterilmektedir.

Şekil 3: LM311 entegresinin bağlantı uçları.
\begin{figure} \centerline {\psfig{figure=311.eps,width=4in}}\end{figure}

Bu entegre karşılaştırıcı olarak kullanılmak üzere çok uygundur. Çünkü çıkışındaki gerilim değeri kolayca değiştirilebilir ve bir işlemsel kuvvetlendiricide olduğu gibi pozitif ve negatif kaynak gerilimi arasında değişmez. Diğer bir deyişle, eğer devrenizi başka bir kaynak gerilimi ile birleştiriyorsanız yapmanız gereken tek şey 311 entegresinin çıkışını uygun bir direnç vasıtasıyla yeni kaynağınıza bağlamaktır.



Karşılaştırıcının tipik bir bağlantı şeması Şekil 4 de gösterilmektedir. 311'in çıkışı 1 ve 7 numaralı bacaklar arasına bağlı bir anahtar gibidir. 7 numaral bacak $V^-$ geriliminden 40 V daha pozitif herhangi bir $V^{++}$ gerilimine bir direnç vasıtasıyla bağlanabilir.

Şekil 4: LM311 entegresinin tipik bir bağlantı şeması ve dalga şekilleri.
\begin{figure} \centerline {\psfig{figure=311con.eps,width=4in}}\vspace{0.2in} \centerline {\psfig{figure=311wf.eps,width=4in}}\vspace{0.2in} \end{figure}

2 numaralı bacaktaki (pozitif) giriş gerilimi 3 numaralı bacaktan (negatif) daha pozitif olduğu zaman 311'in çıkışındaki anahtar açıktır. Bu durumda $\upsilon_{oc}$ çıkış gerilimi $V^{++}$ değeri tarafından belirlenir. Pozitif giriş terminali negatif terminalden düşük olduğu zaman ise 311'in çıkışındaki anahtar kapanır ve topraklanmış olan 1 numaralıbacağı7 numaralı bacağa bağlar.



$R_f$ ve $R_i$ dirençleri giriş gerilimindeki gürültülerden cıkışın etkilenmemesi için yaklaşık olarak $50 mV$ değerinde bir histerizis eklerler. Bu bağlantı şekli için dalga şekilleri de şekil 4 de gösterilmektedir. 311 entegresinin çıkış gerilimi giriş geriliminin pozitif olduğu yarı dalgalarda sıfır ve negatif olduğu yarı dalgalarda ise +5 V değerindedir.



$f_s$ frekansında testere dişi bir dalga, Şekil 5 de

Şekil 5: Testere dişi dalganın elde edilmesi.
\begin{figure} \centerline {\psfig{figure=cap.eps,width=4in}}\end{figure}

gösterildiği gibi bir kapasitenin sabit bir akımla şarj edilip, belirli aralıklarla kapasite uçlarını kısa devre ederek elde edilebilir. $I_s$ sabit akımı $C_s$ kapasitesini doldurur ve kapasite uçlarındaki gerilim ($t=0$ anında $\upsilon_T(0)=0$) Denklem 3 e göre zamanla lineer olarak yükselir. Testere dişi dalgayı elde etmek için kapasite gerilimi $\upsilon_T$ periyodik aralıklarla sıfırlanmalıdır.
$\displaystyle \frac{d\upsilon_T}{dt}$ $\textstyle =$ $\displaystyle \frac{I_s}{C_s}$  
$\displaystyle \upsilon_T(t)$ $\textstyle =$ $\displaystyle \frac{I_s}{C_s} \cdot t ~~~~~ t \ge 0$ (3)

Bu işlem kapasiteye paralel bağlanan bir anahtarın belli araliklarla kapatılması ile saglanabilir.



Yukarıda anlatılan yöntem değişik devreler kullanılarak yapılabilir. İşlemsel kuvvetlendirici kullanılarak oluşturulan bir devre Şekil 6 da gösterilmektedir.

Şekil 6: Bir darbe üreticisi ve integral alan işlemsel kuvvetlendirici ile testere dişi dalga oluşturulması.
\begin{figure} \centerline {\psfig{figure=capopamp.eps,width=4in}}\end{figure}

Bu devrede işlemsel kuvvetlendirici ve $R_s$ direnci yardımıyla yaklaşık sabit bir akım oluşturulup $C_s$ kapasitesi doldurulur. $R_s$ direncinin bağlı olduğu gerilim kaynağı işlemsel kuvvetlendiricinin çıkışında pozitif yönde yükselen bir gerilim olması için negatif değerde olmalıdır. Kapasiteye paralel bağlı NPN transistörü kapasite gerilimini belli aralıklarla sıfırlamak için kullanılmıştır. NPN transistörü yerine herhangi bir anahtar da (mesela MOSFET) kullanılabilir. NPN transistörü kesimdeyken $C_s$ kapasitesi, işlemsel kuvvetlendiricinin ideal olduğunu kabul edersek,
\begin{displaymath} I_s \approx \frac{V_s}{R_s} \end{displaymath} (4)

$I_s$ akımıyla dolmaya başlar. Transistörün belli aralıklarla iletime geçmesiyle kapasite gerilimi sıfırlanır. Testere dişi dalgadaki hızlı sıfıra düşüşü yakalamak için transistörün iletimde olduğu süre kısa olmalıdır. Fakat bu zaman kapasite geriliminin tamamıyla deşarj olacağı kadar da uzun olmalıdır.



Devrede geriye tek kalan belli frekansta iletim zamanı kısa olan bir darbe üretmektir. Bu fonksiyon 555 zamanlayıcı entegresi ile yapılır. Şekil 7 de bu entegrenin uçları gösterilmektedir. 555 entegresi çeşitli şekillerde bağlanabilir.

Şekil 7: 555 entegresinin uçlari.
\begin{figure} \centerline {\psfig{figure=555.eps,width=4in}}\end{figure}

Belli frekansta periyodik dalgalar 555 in serbest çalışan titreşim modunda bağlanması ile elde edilir. Şekil 8 de bu bağlantı şeması ve entegrenin fonksiyonel iç yapısı gösterilmektedir.

Şekil 8: 555 entegresinin fonksiyonel diagramı.
\begin{figure} \centerline {\psfig{figure=555id.eps,width=4.6in}}\end{figure}

Entegrenin çıkışındaki gerilim yüksek bir değerden düşük bir değere ve tekrar yüksek bir değere sürekli olarak değişir. Çıkış zamanının ne kadar zaman yüksek veya düşük olacağı entegreye dışarıdan bağlanan bir direnç-kapasite devresiyle belirlenir. Çıkışın yüksek olduğu değer $V_{cc}$ değerine çok yakındır ve düşük olduğu değer ise yaklaşık olarak 0.1 V dur. Entegreye ait tipik dalga şekilleri Şekil 9 da gösterilmektedir.

Şekil 9: 555 entegresinin dalga şekilleri.
\begin{figure} \centerline {\psfig{figure=555wf.eps,width=4.5in}}\end{figure}



Çıkış, kapasite $C$ nin $\frac{1}{3}V_{cc}$ den $\frac{2}{3}V_{cc}$ ye kadar dolması esnasında yüksektir. Bu zaman aralığı şu şekilde belirlenir:

\begin{displaymath} t_{y} = 0.695 \cdot (R_A + R_B) \cdot C~~. \end{displaymath} (5)

çıkışın düşük olduğu zamanda ise $C$ kapasitesi $\frac{2}{3}V_{cc}$ den $\frac{1}{3}V_{cc}$ ye kadar boşalır ve bu zaman da şu şekilde hesaplanır.
\begin{displaymath} t_{d} = 0.695 \cdot R_B \cdot C \end{displaymath} (6)

çalışma frekansının bir periyodu ise
\begin{displaymath} T=t_{y} + t_{d} = 0.695 \cdot (R_A + 2~R_B) \cdot C~~. \end{displaymath} (7)

Şekil 8 deki bağlantı şemasıyla çalışma oranı $D$ % 50 den düşük bir değere ulaşamaz. Bu kapasitenin dolum zamanının azaltılmasıyla başarılabilinir. Pratik bir çözüm Şekil 10 da gösterilmektedir.

Şekil 10: % 50 den daha düşük çalışma oranı elde edilmesi.
\begin{figure} \centerline {\psfig{figure=555diode.eps,width=3.7in}}\end{figure}

Bu durumda cıkıştaki zamanlar:
$\displaystyle t_{y}$ $\textstyle =$ $\displaystyle 0.695 \cdot R_A \cdot C$ (8)
$\displaystyle t_{d}$ $\textstyle =$ $\displaystyle 0.695 \cdot R_B \cdot C$ (9)
$\displaystyle T$ $\textstyle =$ $\displaystyle 0.695 \cdot (R_A + R_B) \cdot C$ (10)

Tamamlanmış devre şeması Şekil 11 de verilmektedir.

Şekil 11: Tamamlanmış devre şeması.
\begin{figure} \centerline{\psfig{figure=pwmfull.eps,height=7in}}\end{figure}

next up previous
İleri: Bu döküman hakkında ... Yukarı: pwm Geri: Giriş
© 2001 Deniz Yildirim,   www.denizyildirim.org  deniz@ieee.org
** Bu dökümanı kaynak göstermek suretiyle eğitim ve kişisel amaçlarınız için kullanmanızda
bir sakınca bulunmamaktadır. Her ne şekilde olursa olsun ticari amaçlar için kullanılması
kesinlikle yasaktır. Lütfen bu dip notu bu dökümandan ayırmayınız.